DL manuals
IBM
Storage
DTTA-351010 - Deskstar 10.1 GB Hard Drive
Specifications

IBM DTTA-351010 - Deskstar 10.1 GB Hard Drive Specifications

Manual is about: Hard Drive Specifications

Page of 188

Download

Print this page

Bookmark us

OEM HARD DISK DRIVE SPECIFICATIONS

for

DTTA-3xxxxx

( 16.8GB - 3.2GB )

3.5-Inch Hard Disk Drive with ATA Interface

Revision (2.0)

S00K-0286-02

1 2 3 4 5 6 7 Next › »

Summary of DTTA-351010 - Deskstar 10.1 GB Hard Drive

Page 1
Oem hard disk drive specifications for dtta-3xxxxx ( 16.8gb - 3.2gb ) 3.5-inch hard disk drive with ata interface revision (2.0) s00k-0286-02.
Page 3: For
Oem hard disk drive specifications for dtta-3xxxxx ( 16.8gb - 3.2gb ) 3.5-inch hard disk drive with ata interface revision (2.0) s00k-0286-02.
Page 4
1st edition (0.1) s00k-0286-00 (dec. 03, 1997) preliminary 2nd edition (1.0) s00k-0286-01 (feb. 06, 1998) 3rd edition (2.0) s00k-0286-02 (aug. 07, 1998) the following paragraph does not apply to the united kingdom or any country where such provisions are inconsistent with local law: i n t e r n a t ...
Page 5: Contents
Contents 1.0 general . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.1 glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 general caution . . . . . . . . . . . . . . . ...
Page 6
6.6.3 data reliability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 6.6.4 cable noise interference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 6.7 mechanical specifications . . . . . . . . . . . . . . . . . . . . ...
Page 7
10.0 general operation descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 10.1 reset response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 10.1.1 register initialization . . . . . . . . . . . . . . . . . ....
Page 8
12.16 read sectors (20h/21h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 12.17 read verify sectors (40h/41h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 12.18 recalibrate (1xh) . . . . . . . . . . . . . . . . . . . . . ....
Page 10
2 o e m specifications for dtta-3xxxxx.
Page 11: 2.0
2.0 general features data capacity 16.8gb - 3.2gb spindle 7200 / 5400 rpm sector format of 512 bytes/sector closed-loop actuator servo (embedded sector servo) dedicated head landing zone automatic actuator lock interleave factor 1:1 seek time of 9.5 msec in read operation segmented sector buffer 464...
Page 12
4 o e m specifications for dtta-3xxxxx.
Page 14
6 o e m specifications for dtta-3xxxxx.
Page 15: 3.0
3.0 drive characteristics this chapter provides the characteristics of the drives. 3.1 default logical drive parameter default of logical drive parameters in identify device data are as follows. Note: the values with * in column of word 3 (head) of the above list indicate ship default. The default v...
Page 16: 3.2
3.2 data sheet figure 2. Mechanical positioning performance dtta-35xxxx dtta-37xxxx media transfer rate (mb/sec) 92.2 - 163.7 111.6 - 175.6 interface transfer rate (mb/sec) 16.6 (pio mode-4) 33.3 (ultra dma/33) 16.6 (pio mode-4) 33.3 (ultra dma/33) data buffer size (kb) 464 464 rotational speed (rpm...
Page 17: 3.3
3.3 performance characteristics a file performance is characterized by the following parameters: command overhead mechanical positioning − seek time − latency data transfer speed buffering operation (look ahead/write cache) note: all the above parameters contribute to file performance. There are oth...
Page 18
Max maximum value measured on any one drive over the full range of the environmental and voltage conditions. (see section on environment and d.C. Power requirement.) the seek time is measured from the start of motion of the actuator until a reliable read or write operation may be started. Reliable r...
Page 19
3.3.2.4 cylinder switch time (cylinder skew) figure 7. Cylinder switch time a cylinder switch time is defined as the amount of time required by the fixed disk to complete seek the next sequential block after reading the last track in the current cylinder. The measurement method is given in 3.3.5, “t...
Page 20
3.3.4 data transfer speed figure 11. Data transfer speed instantaneous disk-buffer transfer rate (mbyte/sec) is derived by: (number of sectors on a track) * 512 * (revolution/sec) note: number of sectors per track will vary because of the linear density recording. Sustained disk-buffer transfer rate...
Page 22
3.3.6 operating mode definition operating mode description spin-up start up time period from spindle stop or power down. Seek seek operation mode write write operation mode read read operation mode idle spindle motor and servo system are working normally. Commands can be received and processed immed...
Page 23: 4.0
4.0 data integrity 4.1 data loss at power off the drive retains recorded data under all non-write operation. N o more than one sector can be lost by power down during write operation while write cache is disa- bled. Power off during write operation may make an incomplete sector which will report har...
Page 24
16 o e m specifications for dtta-3xxxxx.
Page 25: 5.0
5.0 physical format media defects are remapped to the next available sector during format process in manufacturing. The mapping from lba to the physical locations is calculated by an internal maintained table. 5.1 shipped format data areas are optimally used. N o extra sector is wasted as a spare th...
Page 26
18 o e m specifications for dtta-3xxxxx.
Page 27: 6.0
6.0 specification 6.1 electrical interface specification 6.1.1 connectors 6.1.1.1 power the d c power connector is designed to mate with a m p (part 1-480424-0) using a m p pins (part 350078-4) strip or (part 61173-4) loose piece, or their equivalents. Pin assignments are shown below. Figure 14. Pow...
Page 28
6.1.2 signal definition the pin assignments of interface signals are listed as follows: ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ p i n ³ s i g n a l ³ i / o ³ t y p e ³ p i n ³ s i g n a l ³ i / o ³ t y p e ³ ÃÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄ...
Page 29
Dd00-dd15 16-bit bi-directional data bus between the host and the h d d . The lower 8 lines, dd00-07, are used for register and ecc access. All 16 lines, dd00-15, are used for data transfer. These are 3-state lines with 24 ma current sink capability. Da00-da02 address used to select the individual r...
Page 30
00h. Device 0 may be unable to accept commands until it has finished its reset procedure and is ready ( d r d y = 1 ) . Csel (cable select) (optional) the drive is configured as either device 0 or 1 depending upon the value of csel. If csel is grounded then the device address is 0. If csel is open t...
Page 31
Dstrobe (ultra dma) this signal is used only for ultra d m a data transfers between host and drive. Dstrobe is the data int strobe signal from the device for an ultra d m a data in transfer. Both the rising and falling edge of dstrobe latch the data from dd(15:0) into the host. The device may stop t...
Page 32: 6.2 Signal Timings
6.2 signal timings 6.2.1 reset timings h d d reset timing. ÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ Ä r e s e t ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ ÄÄ t 0 ÄÄ > ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ b u s y x x x x x x x ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄ ³ ÄÄÄÄÄÄÄ t 1 ÄÄÄÄÄÄÄÄ > ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ...
Page 33
6.2.2 pio timings the pio cycle timings meet mode 4 of the ata-3 description. ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ Ä c s 0 , Ä c s 1 ÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄ + d a 0 Ä 2 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ ³ ÄÄ t 9 ÄÄ > ³ ³ ÄÄ t 1 Ä > ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ t 0 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ > ³ ÄÄ...
Page 34
6.2.2.1 write drq interval time for write sectors and write multiple operations, 4.8 µ sec is inserted from the end of negation of the d r q bit until setting of the next d r q bit. 6.2.2.2 read drq interval time for read sectors and read multiple operations, the interval from the end of negation of...
Page 35
6.2.3 dma timings 6.2.3.1 single word dma timings the single word d m a timing meets mode 2 of the ata-2 description. ³ ÄÄ t c ÄÄ > ³ ÚÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄ + d m a r q ³ ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÙ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ t 0 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄ...
Page 36
6.2.3.2 multiword dma timings the multiword d m a timing meets mode 2 of the ata-4 description. ³ Ä t l Ä > ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ d m a r q ³ ³ ³ ÄÄÄÄÙ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ Ä > ³ t j ³ Ä ÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ ³ ÚÄÄÄÄÄÄÄ Ä d m a c k ³ ³ ÄÄÄÄÄÄÄÄ t 0 ÄÄÄÄÄÄÄÄÄÄÄ > ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄ...
Page 37
6.2.4 ultra dma timings the ultra d m a timing meets mode 0, 1 and 2 of the ultra dma/33 -- a proposal for a new protocol in ata/atapi-4 (x3t13/1153d revision 16) 6.2.4.1 initiating read dma ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ d m a r q ³ ÄÙ ³ ÄÄ t u i ÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄ¿ ...
Page 38
6.2.4.2 host pausing read dma ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ d m a r q Ä d m a c k ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ s t o p ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ Ä t s r Ä > ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ...
Page 39
6.2.4.3 host terminating read dma ³ ÄÄÄÄÄ t l i ÄÄÄÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ d m a r q ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ ³ ÄÄÄÄ t m l i ÄÄÄÄ > ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄ Ä d m a c k ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ ÄÄÄÄÄ t r p ÄÄÄÄ > ³ ³ ³ Ä t a c k Ä > ³ ³ Ú...
Page 40
6.2.4.4 device terminating read dma ³ Ä > ³ t s s ÄÄÄÄÄÄ¿ d m a r q ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ ³ ³ ÄÄÄÄ t m l i ÄÄÄÄ > ³ ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄ Ä d m a c k ³ ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ ³ ÄÄÄ t l i ÄÄ > ³ ³ ³ Ä t a c k Ä > ³ ³ ³ ÚÄÄ...
Page 41
6.2.4.5 initiating write dma ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ d m a r q ³ ÄÙ ³ ÄÄ t u i ÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄ¿ Ä d m a c k ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ s t o p ³ ³ ³ ÄÄÄÄÙ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ t ...
Page 42
6.2.4.6 device pausing write dma ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ d m a r q Ä d m a c k ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ s t o p ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ Ä t s r Ä > ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ...
Page 43
6.2.4.7 device terminating write dma ³ ÄÄÄÄÄ t r p ÄÄÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ d m a r q ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ ³ ³ ÄÄÄÄ t m l i ÄÄÄÄ > ³ ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄ Ä d m a c k ³ ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ ³ ³ ³ Ä t a c k Ä > ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄ...
Page 44
6.2.4.8 host terminating write dma ³ ÄÄÄ t l i ÄÄ > ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ d m a r q ³ ³ ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ³ ³ ³ ÄÄÄÄ t m l i ÄÄÄÄ > ³ ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄ Ä d m a c k ³ ³ ³ ³ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ ³ Ä > ³ t s s ³ ³ ³ Ä t a c k Ä > ³ ³ ÚÄÄÄÄÄ...
Page 45
6.2.5 addressing of hdd registers the host addresses the drive through a set of registers called the task file. These registers are mapped into the host's i/o space. Two chip select lines (-cs0 and -cs1) and three address lines (da00-02) are used to select one of these registers, while a -dior or -d...
Page 46: 6.3 Jumper Settings
6.3 jumper settings 6.3.1 location of jumper pin jumper pins are located between power pins and at interface pins. Refer to 6.7.3, “ connector locations” on page 51 for location of the jumper pins. Pin position a is indi- cated in the figure. 6.3.2 jumper pin assignment pin number a through i are pr...
Page 47
6.3.4 jumper set position 6.3.4.1 for default logical head 16 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄ¿ ÚÄ¿ i ³ g ³ e c ³ a ³ d e v i c e 0 ÄÄ s h i p p i n g d e f a u l t ³ ³ ³ ³ e x c e p t ³ h ³ f d ³ b ³ d t t a Ä 3 5 0 6 4 0 / 3 5 0 4 3 0 ÀÄÙ ÀÄÙ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ...
Page 48
6.3.4.2 for default logical head 15 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄ¿ ÚÄÄÄÄÄÄÄ¿ i ³ g ³ e ³ c a ³ d e v i c e 0 ÄÄ s h i p p i n g d e f a u l t ³ ³ ÀÄÄÄÄÄÄÄÙ f o r ³ h ³ f d b d t t a Ä 3 5 0 6 4 0 / 3 5 0 4 3 0 ÀÄÙ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄÄÄÄÄÄÄ¿ i...
Page 49
6.3.4.3 for capacity clip to 2gb with default logical head 16 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄ¿ i ³ g ³ e c a ³ ³ d e v i c e 0 ³ ³ ÚÄÄÄÄÄÄÄ¿ ³ h ³ f ³ d b ³ ÀÄÙ ÀÄÄÄÄÄÄÄÙ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ i g e c a d e v i c e 1 ÚÄÄÄÄÄÄÄ¿ h f ³ d b ³ ÀÄÄÄÄÄÄÄÙ ...
Page 50
6.3.4.4 for disabling auto spin with default logical head 16 ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄ¿ ÚÄÄÄÄÄÄÄ¿ i ³ g ³ e ³ c a ³ ³ ³ ÀÄÄÄÄÄÄÄÙ d e v i c e 0 ³ ³ ÚÄÄÄÄÄÄÄ¿ ³ h ³ f ³ d b ³ ÀÄÙ ÀÄÄÄÄÄÄÄÙ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÚÄÄÄÄÄÄÄ¿ i g e ³ c a ³ ÀÄÄÄÄÄÄÄÙ...
Page 51: 6.4
6.4 environment figure 35. Environmental condition operating conditions temperature 5 to 55˚ c (see note) relative humidity 8 to 90 % r h non-condensing maximum wet bulb temperature 29.4˚ c non-condensing maximum temperature gradient 15˚ c / hour altitude − 300 to 3048 m non-operating conditions tem...
Page 52: 6.5
6.5 dc power requirements connection to the product should be made in isolated secondary circuits (selv). The following voltage specification is applied at the power connector of the drive. Damage to the file electronics may result if the power supply cable is connected or disconnected while power i...
Page 53
Notes: 1. Random seeks at 40% duty cycle. 2. Seek duty = 30%, w / r duty = 45%, idle duty = 25%. During file start up and seeking, 12 volt ripple is generated by the file (referred to as dynamic loading). If several files have their power daisy chained together then the power supply ripple plus othe...
Page 55
6.5.1.3 dtta-371440/371290/371010 figure 43. Typical current wave f o r m of 12v at start up of dtta-371440/371290/371010. Specification 47.
Page 56: 6.6
6.6 reliability 6.6.1 contact start stop (css) the drive is designed to withstand a minimum of 40,000 contact start/stop cycles at 40˚ c with 13-25% rela- tive humidity. The drive is designed to withstand a minimum of 10,000 contact start/stop cycles at operating environment conditions specified in ...
Page 58
Figure 46. Mechanical dimension 50 o e m specifications for dtta-3xxxxx.
Page 59
6.7.3 connector locations figure 47. Connector locations specification 51.
Page 60
6.7.4 hole locations the figure 48 on page 52 shows the outline of dtta-3xxxxx which includes the hole locations. Figure 48. Mounting positions and the tappings 52 o e m specifications for dtta-3xxxxx.
Page 61
6.7.5 mounting orientation the drive will operate in all axes (6 directions). The drive will operate within the specified error rates when tilted ± 5 degree from these positions. Performance and error rate will stay within specification limits if the drive is operated in the other permis- sible orie...
Page 62: 6.8 Vibration And Shock
6.8 vibration and shock all vibration and shock measurements in this section are made with the drive that has no mounting attach- ments for the systems. The input power for the measurements is applied to the normal drive mounting points. 6.8.1 operating vibration 6.8.1.1 random vibration the drive i...
Page 63
6.8.2 non-operating vibrations the drive does not sustain permanent damage or loss of recorded data after being subjected to the environ- ment described below. 6.8.2.1 random vibration the test consists of a random vibration applied for each of three mutually perpendicular axes with the time duratio...
Page 64: 6.9 Acoustics
6.9 acoustics the following shows the acoustic levels. 6.9.1 sound power levels the upper limit criteria of the a-weighted sound power levels are given in bel relative to one pico watt and are shown in the following table. The measurment method is in accodance with iso7779. Background power levels o...
Page 65
6.9.2 sound pressure (reference) 6.9.2.1 unit sound pressure level measurment the hard disk drives are measured in a semi-anechoic chamber, with background noise = faces to be measured are top cover side and card side. Microphone is set one meter above the drive surface. Random operation mode is sim...
Page 66: 6.10
6.10 identification 6.10.1 labels the following labels are affixed to every disk drive . 1. A label containing ibm logo, ibm part number and the statement 'made by ibm' or equivalent. 2. A label containing drive model number, date code, formatted capacity, place of manufacture, and ul/csa/tuv/ce/c-t...
Page 67: 6.12
6.12 safety 6.12.1 underwriters lab(ul) approval dtta-3xxxxx complies with u l 1950. 6.12.2 canadian standards authority(csa) approval dtta-3xxxxx complies with can/csa-22.2 no.0m91 and no.950-93. 6.12.3 iec compliance dtta-3xxxxx complies with iec 950. 6.12.4 german safety mark dtta-3xxxxx are appr...
Page 68
60 o e m specifications for dtta-3xxxxx.
Page 70
62 o e m specifications for dtta-3xxxxx.
Page 71: 7.0 General
7.0 general 7.1 introduction this specification describes the host interface to dtta-3xxxxx. The interface conforms to the working document of information technology - at attachment with packet interface extension (ata/atapi-4) revision 17 dated on 30 october 1997 with certain limitations described ...
Page 72
64 o e m specifications for dtta-3xxxxx.
Page 73
8.0 deviations from standard the device conforms to the referenced specifications, with deviations described below. Check power mode check power mode command returns f f h to sector count register when the device is in idle mode. This command does not support 80h as the return value. Hard reset hard...
Page 74
66 o e m specifications for dtta-3xxxxx.
Page 75: 9.0 Registers
9.0 registers ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ a d d r e s s e s ³ f u n c t i o n s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ c s 0 Ä ³ c s 1 Ä ³ d a 2 ³ d a 1 ³ d a 0 ³ r e a d ( d i o r Ä ) ³ w r i t e ( d i o w Ä ...
Page 76: 9.2 Command Register
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ a l t e r n a t e s t a t u s r e g i s t e r ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 7 ³ 6 ³ 5 ³ 4 ³ 3 ³ 2 ³ 1 ³ 0 ³ ³ b s y ³ r d y ³ d f ³ d s c ³ d r q ³ c o r ³ i d x ³ e r r ³ ³ ³ ³ ³ / s e r v ³ ³ ³ ³ ³ ÀÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁ...
Page 77: 9.8 Device/head Register
The register contains valid data only when d r q = 1 in the status register. 9.6 device control register ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ d e v i c e c o n t r o l r e g i s t e r ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 7 ³ 6 ³ 5 ³ 4 ³ 3 ³ 2 ³ 1 ³ 0 ³ ³ Ä ³ Ä ³ Ä ³ Ä ³ 1 ³ ...
Page 78: 9.9 Error Register
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ d e v i c e / h e a d r e g i s t e r ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 7 ³ 6 ³ 5 ³ 4 ³ 3 ³ 2 ³ 1 ³ 0 ³ ³ 1 ³ l ³ 1 ³ d r v ³ h s 3 ³ h s 2 ³ h s 1 ³ h s 0 ³ ÀÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÁÄÄÄÄÄÙ figure 59. Device/head regi...
Page 79: 9.10 Features Register
Tk0nf (t0n) track 0 not found. T 0 n = 1 indicates track 0 was not found during a recalibrate command. Amnf (amn) address mark not found. A m n = 1 indicates the data address mark has not been found after finding the correct id field for the requested sector. 9.10 features register this register is ...
Page 80
The use of bit 4 is command dependent. After the d m a queued commands, it is used as serv. After any other commands or reset, it is used as dsc. Bit definitions bsy busy. B s y = 1 whenever the device is accessing the registers. The host should not read or write any registers when b s y = 1 . If th...
Page 81: 10.1 Reset Response
10.0 general operation descriptions 10.1 reset response there are three types of reset in ata as follows: power on reset (por) the device executes a series of electrical circuitry diagnostics, spins up the hda, tests speed and other mechanical parametrics, and sets default values. Hard reset (hardwa...
Page 82
(*4) in the case of sleep mode, the device goes to standby mode. In other case, the device does not change current mode. 10.1.1 register initialization ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ r e g i s t e r ³ d e f a u l t v a l u e ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ e r r o r ³ d i...
Page 83
The bsy bit whenever it is ready to accept commands. Device 0 may assert dasp- to indicate device activity. Hard reset, soft reset if device 1 is present device 0 shall read pdiag- to determine when it is valid to clear the bsy bit and whether device 1 has reset without any errors, otherwise device ...
Page 84
10.3.1 logical chs addressing mode the logical chs addressing is made up of three fields: the cylinder number, the head number and the sector number. Sectors are numbered from 1 to the maximum value allowed by the current chs translation mode but can not exceed 255(0ffh). Heads are numbered from 0 t...
Page 85
For the r e a d d m a q u e u e d and w r i t e d m a q u e u e d commands, the device may or may not perform a bus release. If the device is ready to complete execution of the command, it may complete the command immediately. If the device is not ready to complete execution of the command, the devi...
Page 86
2. Idle command 3. Idle immediate command 4. Sleep command 5. Standby command 6. Standby immediate command 10.5.1 power mode the lowest power consumption when the device is powered on occurs in sleep mode. When in sleep mode, the device requires a reset to be activated. In standby mode the device in...
Page 87: 10.6 S.M.A.R.T. Function
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ m o d e ³³ b s y ³ r d y ³ i n t e r f a c e a c t i v e ³ m e d i a ³ ÃÄÄÄÄÄÄÄÄÄÄÅÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ a c t i v e ³³ x ³ x ³ y e s ³ a c t i v e ³ ³ i d l e ³³ 0 ³ 1 ³ y e s ³ a c t i v e ³ ³ s t a n ...
Page 88
10.6.5 s.M.A.R.T. Commands the s.M.A.R.T. Commands provide access to attribute values, attribute thresholds and other logging and reporting information. 10.7 security mode feature set security mode feature set is a powerful security feature. With a device lock password, a user can prevent unauthoriz...
Page 89
Master password when the master password is set, the device does n o t enable the device lock function, and the device can n o t be locked with the master password, but the master password can be used for unlocking the device locked. User password the user password should be given or changed by a sy...
Page 90
10.7.4.3 operation from por after user password is set when device lock function is enabled, the device rejects media access command until a security unlock command is successfully completed. P o r ³ ÚÄÄÄÄÄÄÄÄÄÄÄ > d e v i c e l o c k e d m o d e ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ ³ ³ ³ ÚÄÄÄÄÄÄÄÄÄ...
Page 91
10.7.4.4 user password lost if the user password is forgotten and high level security is set, the system user can't access any data. However the device can be unlocked using the master password. If a system user forgets the user password and maximum security level is set, data access is impossible. ...
Page 92
10.7.5 command table this table shows the device's response to commands when the security mode feature set (device lock func- tion) is enabled. Command locked mode unlocked mode frozen mode check power mode executable executable executable execute device diagnostic executable executable executable f...
Page 93
Command locked mode unlocked mode frozen mode smart save attribute values executable executable executable standby executable executable executable standby immediate executable executable executable write buffer executable executable executable write d m a (w/o retry) command aborted executable exec...
Page 94: 10.8
10.8 protected area function protected area function is to provide the 'protected area' which can not be accessed via conventional method. This 'protected area' is used to contain critical system data such as bios or system management information. The contents of entire system main memory may also b...
Page 95: 10.9 Write Cache Function
From this point, the protected area cannot be accessed till next set max lba/cyl command is issued. Any bioses, device drivers, or application software access the h d d as if that is the 6.2gb device because the device acts exactly same as real 6.2gb device does. 3. Conventional usage without system...
Page 96
10.10.1 auto reassign function the sectors those show some errors may be reallocated automatically when specific conditions are met. The spare sectors for reallocation are located at the end of drive. The conditions for auto-reallocation are described below. Non recovered write errors when a write o...
Page 97: 11.0 Command Protocol
11.0 command protocol the commands are grouped into different classes according to the protocols followed for command exe- cution. The command classes with their associated protocols are defined below. For all commands, the host must first check if b s y = 1 , and should proceed no further unless an...
Page 98
F. The device sets d r q = 0 after the sector (or block)has been transferred to the host. 4. For the read long command: a. The device sets b s y = 1 and prepares for data transfer. B. When the sector of data is available for transfer to the host, the device sets b s y = 0 , sets d r q = 1 , and inte...
Page 99: 11.3 Non-Data Commands
Write sectors execution includes the transfer of one or more 512 byte ( > 5 1 2 bytes on write long) sectors of data from the host to the device. 1. The host writes any required parameters to the features, sector count, sector number, cylinder, and device/head registers. 2. The host writes the comma...
Page 100: 11.4 Dma Commands
Idle idle immediate initialize device parameters n o p read native max lba/cyl read verify sectors recalibrate security erase prepare security freeze lock seek set features set max lba/cyl set multiple mode sleep s m a r t disable operations s m a r t enable/disable attribute autosave s m a r t enab...
Page 101: 11.5 Dma Queued Commands
Data transfers are performed using the slave-dma channel no intermediate sector interrupts are issued on multi-sector commands initiation of the d m a transfer commands is identical to the read sector or write sector commands except that the host initializes the slave-dma channel prior to issuing th...
Page 102
C. The host may issue another command or wait for service request from the device. 3. Bus release if the device is not ready for data transfer (rel is set), a. The device generates an interrupt if release interrupt is enabled. B. The host may issue another command or wait for service request from th...
Page 103: 12.0 Command Descriptions
12.0 command descriptions ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ p r o t o ³ c o m m a n d ³ c o d e ³ b i n a r y c o d e ³ ³ c o l ³ ³ ( h e x ) ³ b i t ³ ³ ³ ³ ³ 7 6 5 4 3 2 1 0 ³ ÃÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 3...
Page 104
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ p r o t o ³ c o m m a n d ³ c o d e ³ b i n a r y c o d e ³ ³ c o l ³ ³ ( h e x ) ³ b i t ³ ³ ³ ³ ³ 7 6 5 4 3 2 1 0 ³ ÃÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 3 ³ s l e e p ³ e 6 ³ 1 1 1...
Page 105
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ ³ c o m m a n d ³ f e a t u r e ³ ³ c o m m a n d ( s u b c o m m a n d ) ³ c o d e ³ r e g i s t e r ³ ³ ³ ( h e x ) ³ ( h e x ) ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄ´ ³ ( s . M . A . R . T f u n c t i ...
Page 106
The following symbols are used in the command descriptions: output registers 0 indicates that the bit must be set to 0. 1 indicates that the bit must be set to 1. D the device number bit. Indicates that the device number bit of the device/head register should be specified. Zero selects the master de...
Page 107
12.1 check power mode (e5h/98h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s ...
Page 108
12.2 execute device diagnostic (90h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g...
Page 109: 12.3 Flush Cache (E7H)
12.3 flush cache (e7h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7...
Page 110: 12.4 Format Track (50H)
12.4 format track (50h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ ...
Page 111
Input parameters from the device sector number in lba mode, this register specifies current lba address bits 0-7. ( l = 1 ) cylinder high/low in lba mode, this register specifies current lba address bits 8-15 (low), 16-23 (high) h in lba mode, this register specifies current lba address bits 24-27. ...
Page 112
12.5 identify device (ech) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r...
Page 113
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ c o n t e n t ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 0 0 ³ 0 4 5 a h ³ d r i v e c l a s s i f i c a t i o n , b i t a s s i g n m e n t s : ³ ...
Page 114
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ c o n t e n t ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 4 9 ³ x f 0 0 h ³ c a p a b i l i t i e s , b i t a s s i g n m e n t s : ³ ³ ³ ³ 1 5 Ä 1 ...
Page 115
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ c o n t e n t ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 6 6 ³ 0 0 7 8 h ³ m a n u f a c t u r e r ' s r e c o m m e n d e d m u l t i w o r d d m ...
Page 116
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ c o n t e n t ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 8 5 ³ x x x x h ³ c o m m a n d s e t / f e a t u r e e n e b l e d ³ ³ ³ ³ 1 5 r e s e r ...
Page 117
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ c o n t e n t ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 1 2 8 ³ x x x x h ³ d e v i c e l o c k f u n c t i o n . B i t a s s i g n m e n t s ³ ³ ...
Page 118: 12.6 Idle (E3H/97H)
12.6 idle (e3h/97h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7 6 ...
Page 119
When the automatic power down sequence is enabled, the drive will enter standby mode automatically if the timeout interval expires with no drive access from the host. The timeout interval will be reinitialized if there is a drive access before the timeout interval expires. Command descriptions 111.
Page 120
12.7 idle immediate (e1h/95h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t ...
Page 121
12.8 initialize device parameters (91h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r ...
Page 122: 12.9 Nop (00H)
12.9 nop (00h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7 6 5 4 3...
Page 123: 12.10 Read Buffer (E4H)
12.10 read buffer (e4h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ ...
Page 124: 12.11 Read Dma (C8H/c9H)
12.11 read dma (c8h/c9h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³...
Page 125
H the head number of the first sector to be transferred. ( l = 0 ) in lba mode, this register specifies lba bits 24-27 to be transferred. ( l = 1 ) r the retry bit. If set to one, then retries are disabled. Input parameters from the device sector count the number of requested sectors not transferred...
Page 126
12.12 read dma queued (c7h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e ...
Page 127
Input parameters from the device on bus release sector count bits 7 - 3 (tag) contain the tag of the command being bus released. Bit 2 (rel) is set to one. Bit 1 (i/o) is cleared to zero. Bit 0 (c/d) is cleared to zero. Sector number, cylinder high/low, h n/a. Srv cleared to zero when the device per...
Page 128: 12.13 Read Long (22H/23H)
12.13 read long (22h/23h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ...
Page 129
H the head number of the sector to be transferred. ( l = 0 ) in lba mode, this register contains lba bits 24-27. ( l = 1 ) r the retry bit. If set to one, then retries are disabled. Input parameters from the device sector count the number of requested sectors not transferred. Sector number the secto...
Page 130: 12.14 Read Multiple (C4H)
12.14 read multiple (c4h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ...
Page 131
Input parameters from the device sector count the number of requested sectors not transferred. This will be zero, unless an unre- coverable error occurs. Sector number the sector number of the last transferred sector. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cy...
Page 132
12.15 read native max lba/cyl (f8h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g ...
Page 133
12.16 read sectors (20h/21h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e...
Page 134
Input parameters from the device sector count the number of requested sectors not transferred. This will be zero, unless an unre- coverable error occurs. Sector number the sector number of the last transferred sector. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cy...
Page 135
12.17 read verify sectors (40h/41h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g ...
Page 136
Input parameters from the device sector count the number of requested sectors not verified. This will be zero, unless an unrecover- able error occurs. Sector number the sector number of the last transferred sector. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cylin...
Page 137: 12.18 Recalibrate (1Xh)
12.18 recalibrate (1xh) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ ...
Page 138
12.19 security disable password (f6h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e ...
Page 139
12.20 security erase prepare (f3h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i...
Page 140
12.21 security erase unit (f4h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s ...
Page 141
Identifier zero indicates that the device should check the supplied password against the user password stored internally. One indicates that the device should check the given pass- word against the master password stored internally. The security erase unit command erases all user data and disables t...
Page 142
12.22 security freeze lock (f5h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s...
Page 143
12.23 security set password (f1h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i ...
Page 144
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 0 0 ³ c o n t r o l w o r d ³ ³ ³ b i t 0 : i d e n t i f i e r ( 1 Ä m a s t e r , 0 Ä u s e r ) ³ ³ ³ b i t 1 Ä 7 : r e s e r v e...
Page 145
12.24 security unlock (f2h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e ...
Page 146
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ w o r d ³ d e s c r i p t i o n ³ ÃÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ 0 0 ³ c o n t r o l w o r d ³ ³ ³ b i t 0 : i d e n t i f i e r ( 1 Ä m a s t e r , 0 Ä u s e r ) ³ ³ ³ b i t 1 Ä 1 5 : r e s e r v...
Page 147: 12.25 Seek (7Xh)
12.25 seek (7xh) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7 6 5 4...
Page 148: 12.26 Service (A2H)
12.26 service (a2h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7 6 5 4 3 2 1 0 ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ d a t a ³ Ä Ä Ä Ä Ä Ä Ä Ä ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ f e a t u...
Page 149: 12.27 Set Features (Efh)
12.27 set features (efh) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³...
Page 150
Ddh disable release interrupt note 1. When feature register is 03h ( = s e t transfer mode), the sector count register specifies the transfer mech- anism. The upper 5 bits define the type of transfer and the low order 3 bits encode the mode value. Pio default transfer mode 00000 000 pio default tran...
Page 151
12.28 set max lba/cyl (f9h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e ...
Page 152
Cylinder high/low in lba mode, this register contains lba bits 8 - 15 (low), 16 - 23 (high) which is to be set. ( l = 1 ) in chs mode, this register contains cylinder number which is to be set.(l=0) h in lba mode, this register contains lba bits 24 - 27 which is to be set.(l=1) in chs mode, this reg...
Page 153: 12.29 Set Multiple (C6H)
12.29 set multiple (c6h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³...
Page 154: 12.30 Sleep (E6H/99H)
12.30 sleep (e6h/99h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ 7 ...
Page 155
12.31 s.M.A.R.T. Function set (b0h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g ...
Page 156
12.31.1.1 smart read attribute values (subcommand d0h) this subcommand returns the device's attribute values to the host. Upon receipt of the s m a r t read attribute values subcommand from the host, the device saves any updated attribute values to the attribute data sectors, and then transfers the ...
Page 157
Upon receipt of the subcommand from the host, the device sets bsy to one, begins or resumes its set of off-line activities, clears bsy to zero and asserts intrq. During execution of its off-line activities the device will not set bsy nor clear d r d y . 12.31.1.6 smart enable operations (subcommand ...
Page 158
12.31.2 device attributes data structure the following defines the 512 bytes that make up the attribute value information. This data structure is accessed by the host in its entirety using the s m a r t read attribute values subcommand. All multi-byte fields shown in these data structures follow the...
Page 159
12.31.2.2 individual attribute data structure the following defines the 12 bytes that make up the information for each attribute entry in the device attri- bute data structure. ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ d e s c r i p t i o n ³ b y t e s ³ o f f s e t...
Page 160
8 seek time performance (*) 9 power-on hours count 10 spin retry count 12 device power cycle count 199 ultra d m a c r c error count 12.31.2.2.2 status flag definitions ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ b i t ³ f l a g n a m e ³ d e f i n i t i o n ³ ÃÄÄ...
Page 161
Bits 0 thru 6 represents a hexadecimal status value reported by the device. Value definition 0 off-line data collection never started 1 segment completed without error 2 all segments completed without errors. In this case, current segment pointer equals to total seg- ments required. 5 off-line data ...
Page 162
12.31.2.9 data structure checksum the data structure checksum is the 2's compliment of the result of a simple 8-bit addition of the first 511 bytes in the data structure. 12.31.3 device attribute thresholds data structure the following defines the 512 bytes that make up the attribute threshold infor...
Page 163
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ d e s c r i p t i o n ³ b y t e s ³ o f f s e t ³ f o r m a t ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÅÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄ´ ³ a t t r i b u t e i d n u m b e r ( 0 1 h t o f f h ) ³ 1 ³ 0 0 h ³ b i n a r y ³...
Page 164
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ e r r o r c o n d i t i o n ³ s t a t u s ³ e r r o r ³ ³ ³ r e g i s t e r ³ r e g i s t e r ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄ´ ³ a s . M . A . R . T . F u n c t i o n s e t c o m ...
Page 165: 12.32 Standby (E2H/96H)
12.32 standby (e2h/96h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³ ...
Page 166
Value timeout ----------- --------------------------- 0 timer disabled 1 - 240 value * 5 seconds 241 - 251 (value-240) * 30 minutes 252 21 minutes 253 8 hours 254 21 minutes 10 seconds 255 21 minutes 15 seconds when the automatic power down sequence is enabled, the drive will enter standby mode auto...
Page 167
12.33 standby immediate (e0h/94h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i ...
Page 168: 12.34 Write Buffer (E8H)
12.34 write buffer (e8h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ³...
Page 169: 12.35 Write Dma (Cah/cbh)
12.35 write dma (cah/cbh) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r ...
Page 170
H the head number of the first sector to be transferred. ( l = 0 ) in lba mode, this register contains lba bits 24 - 27. ( l = 1 ) r the retry bit. If set to one, then retries are disabled. But ignored, when write cache is enabled. (ignoring the retry bit is in violation of ata-2.) input parameters ...
Page 171
12.36 write dma queued (cch) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e...
Page 172
Input parameters from the device on bus release sector count bits 7 - 3 (tag) contain the tag of the command being bus released. Bit 2 (rel) is set to one. Bit 1 (i/o) is cleared to zero. Bit 0 (c/d) is cleared to zero. Sector number, cylinder high/low, h n/a. Srv cleared to zero when the device per...
Page 173
12.37 write long (32h/33h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r...
Page 174
Input parameters from the device sector count the number of requested sectors not transferred. Sector number the sector number of the sector to be transferred. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cylinder high/low the cylinder number of the sector to be tr...
Page 175
12.38 write multiple (c5h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t e r...
Page 176
Input parameters from the device sector count the number of requested sectors not transferred. This will be zero, unless an unre- coverable error occurs. Sector number the sector number of the last transferred sector. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cy...
Page 177
12.39 write sectors (30h/31h) ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d b l o c k o u t p u t r e g i s t e r s ³ ³ c o m m a n d b l o c k i n p u t r e g i s t e r s ³ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ÃÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ r e g i s t ...
Page 178
Input parameters from the device sector count the number of requested sectors not transferred. This will be zero, unless an unre- coverable error occurs. Sector number the sector number of the last transferred sector. ( l = 0 ) in lba mode, this register contains current lba bits 0 - 7. ( l = 1 ) cy...
Page 179: 13.0 Timeout Values
13.0 timeout values the timing of bsy and d r q in status register are shown in figure 128 ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ f u n c t i o n ³ i n t e r v a l ³ s t a r t ³ s t o p ³ t i m e o u t ³ ÃÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄ...
Page 180
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ f u n c t i o n ³ i n t e r v a l ³ s t a r t ³ s t o p ³ t i m e o u t ³ ÃÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄ´ ³ n o n Ä d a t a ³ d e v i c e b u s y a f t e r ³ o u t t o c ...
Page 181: 14.0 Appendix
14.0 appendix 14.1 commands support coverage following table is provided to facilitate the understanding of dtta-3xxxxx command support coverage comparing to the ata/atapi-4 defined command set. The column of 'implementation' shows the capa- bility of dtta-3xxxxx for those commands. ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ...
Page 182
ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ c o m m a n d c o m m a n d i m p l e m e n t a t i o n a t a Ä 4 c o m m a n d ³ ³ c o d e n a m e f o r d t t a Ä 3 x x x x x t y p e ³ ³ÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ³ ³ b 1 ...
Page 183
14.2 set features command support coverage following table is provided to facilitate the understanding of dtta-3xxxxx "set features" command support coverage comparing to the ata/atapi-4 defined command set. The column of 'implementation' shows the capability of dtta-3xxxxx for those commands. For d...
Page 184
176 o e m specifications for dtta-3xxxxx.
Page 185: Index
Index a abrt 70 abt 70 a m n 71 a m n f 71 auto reassign function 88 non recovered read errors 88 non recovered write errors 88 recovered read errors 88 automatic drive maintenance (adm) 88 automatic power down sequence 157 b b 98 bsy 72 c check power mode 91, 99 command check power mode (e5h/98h) 9...
Page 186
I icrce 70 identify device 89, 104 idle 91, 110 idle immediate 92, 112 i d n 70 i d n f 70 i d x 72 ien 69 initialize device parameters 92, 113 l l 70, 98 lba addressing mode 76 logical chs addressing mode 75 m master 70 n n o p 92, 114 o overlapped and queued feature 76 p power management feature 7...
Page 187
T t0n 70 timeout interval 69 timeout parameter 110, 157 timeout values 171 t k 0 n f 70 u u n c 70 v v 98 w write buffer 90, 160 write cache 87 write d m a 92, 161 write d m a queued 93, 163 write long 90, 165 write multiple 90, 167 write sectors 90, 169 w t g 69 x x 98 index 179.
Page 188
Published in japan s00k-0286-02.